



(19)

Europäisches Patentamt

European Patent Office

Office européen des brevets



(11)

EP 0 716 519 A1

(12)

EUROPÄISCHE PATENTANMELDUNG

(43) Veröffentlichungstag:
12.06.1996 Patentblatt 1996/24(51) Int. Cl.⁶: H04J 3/06

(21) Anmeldenummer: 95116784.0

(22) Anmeldetag: 25.10.1995

(84) Benannte Vertragsstaaten:
AT CH DE ES GB IT LI(71) Anmelder: Siemens Schweiz AG
CH-8047 Zürich (CH)

(30) Priorität: 05.12.1994 CH 3677/94

(72) Erfinder: Wenger, Bruno
CH-8804 Au / ZH (CH)

(54) Verfahren und Anordnung zum Austausch von Daten über eine Übertragungseinheit mit einem Pufferspeicher und Taktrückgewinnung

(57) Eine Übertragungseinheit, über die Daten zwischen zwei Kommunikationseinheiten ausgetauscht werden, besteht im wesentlichen aus einer Taktregenerierschaltung (DPLL), einem Oszillator (V) und einer Schalteinheit (SE) mit einem Pufferspeicher (PS), die mit einem ankommenden Datenstrom (DAI) und einem abgehenden Datenstrom (DAO) verbunden ist. Das erfindungsgemäße Verfahren besteht darin, dass mit Hilfe der Taktregenerierschaltung (DPLL) aus dem ankommenden Datenstrom (DAI) ein Schreibtakt (FI)

zum Einlesen von Daten des ankommenden Datenstroms (DAI) in den Pufferspeicher (PS) erzeugt wird. Ferner wird mit Hilfe des Oszillators (V) ein Lesetakt (FO) zum Lesen der im Pufferspeicher (PS) gespeicherten Daten zur Bildung des abgehenden Datenstroms (DAO) erzeugt. Schliesslich wird der Lesetakt (FO) zudem als Referenzfrequenz in der Taktregenerierschaltung (DPLL) verwendet.




Fig. 2

EP 0 716 519 A1

BEST AVAILABLE COPY

Beschreibung

Die vorliegende Erfindung betrifft ein Verfahren nach dem Oberbegriff des Patentanspruchs 1 sowie eine Schaltungsanordnung nach dem Oberbegriff des Patentanspruchs 5.

Der Verbund von verschiedenen digitalen Fernmeldenetzen setzt für einen einwandfreien Betrieb zwischen Teilnehmern der beteiligten Fernmeldenetze nicht nur eine identische Signalisierung voraus, sondern bedingt auch, dass die Taktfrequenzen in den Fernmeldenetzen im wesentlichen übereinstimmen und zudem eine vorgegebene Stabilität aufweisen. Aus diesem Grund werden an der Schnittstelle zwischen den beiden Fernmeldenetzen Übertragungseinheiten vorgesehen, die eingangsseitig eine hohe Jitterverträglichkeit aufweisen, damit ein ankommender Datenstrom mit stark schwankender Taktrate fehlerfrei in der Übertragungseinheit empfangen werden kann. Auf der Sendeseite dieser Übertragungseinheiten wird andererseits ein möglichst jitterfreier abgehender Datenstrom angestrebt, um eine möglichst hohe Übertragungssicherheit bei der Weiterverbreitung der Daten gewährleisten zu können.

Eine bekannte Übertragungseinheit ist in der europäischen Patentanmeldung EP-0 572 367 A1 beschrieben, wobei in dieser Druckschrift eine Übertragungseinheit angegeben ist, bei der sendeseitig ein Taktsignal zur Verfügung steht, das der Taktrate des ankommenden Datenstroms inklusive allfälligen Jitter entspricht und das direkt zum Einlesen der Daten in einen in der Übertragungseinheit enthaltenen Pufferspeicher verwendet wird. Ausgangsseitig steuert ein Phasenregelkreis (PLL - Phase Locked Loop) das Auslesen der Daten zur Bildung des abgehenden Datenstroms aus dem Pufferspeicher, wobei diese Taktrate einerseits von der im Pufferspeicher vorhandenen Datenmenge abhängig ist, andererseits in einem vorgegebenen Frequenztoleranzbereich liegen muss.

Falls die Taktrate des ankommenden Datenstroms nicht verfügbar ist, so muss mit Hilfe einer Taktregenerierschaltung die Taktrate des ankommenden Datenstroms rekonstruiert werden (DE-32 34 576 A1). Dies kann beispielsweise mit einem digitalen Phasenregelkreis durchgeführt werden, womit die Übertragungseinheit neben einem zweiten Phasenregelkreis auch einen zweiten Oszillator aufweisen muss. Gerade diese zusätzlichen Schaltkreise stellen erhöhte Anforderungen und verursachen insbesondere weitere Kosten bei einer Gesamtintegration der Schaltung einer Übertragungseinheit.

Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, eine Übertragungseinheit anzugeben, die einfacher und wesentlich kostengünstiger realisiert werden kann.

Diese Aufgabe wird durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Massnahmen gelöst. Vorteilhafte Ausgestaltungen der Erfindung

sowie eine Schaltungsanordnung sind in weiteren Ansprüchen angegeben.

Die Erfindung weist folgende Vorteile auf: Indem die ausgangsseitig Taktrate der Übertragungseinheit als Referenzfrequenz für die eingangsseitige Taktregenerierschaltung verwendet wird, entfällt gegenüber der bekannten Übertragungseinheit ein Oszillator, was zu erheblichen Einsparungen bei der Realisierung einer Schaltung für die Übertragungseinheit und damit zu weiteren Kostenreduktionen führt.

Die Erfindung wird nachfolgend anhand von Zeichnungen beispielsweise näher erläutert. Dabei zeigt

- Fig. 1 eine bekannte Übertragungseinheit,
- Fig. 2 eine erfindungsgemäße Übertragungseinheit und
- Fig. 3 eine weitere Ausführungsform der erfindungsgemäßen Übertragungseinheit.

Fig. 1 zeigt eine bekannte Übertragungseinheit mit einer Taktregenerierschaltung DPLL, einem Festwertoszillator OSZ, einem gesteuerten Oszillator V, einem Schleifenfilter LP und einer Schalteinheit SE, die im wesentlichen aus einem Pufferspeicher PS und einem Phasendiskriminator PD besteht. Die Schalteinheit SE bzw. der Pufferspeicher PS wird dabei eingangsseitig mit einem ankommenden Datenstrom DAI beaufschlagt, der gleichzeitig der Taktregenerierschaltung DPLL zugeführt wird. Als weiteres Eingangssignal wird der Taktregenerierschaltung DPLL eine im Festwertoszillator OSZ erzeugte Referenzfrequenz zugeführt, die zusammen mit der Übertragungsraten des ankommenden Datenstroms DAI zur Erzeugung eines Schreibtaktes FI verwendet wird, mit dem die Daten des ankommenden Datenstromes DAI in den Pufferspeicher PS geschrieben werden.

Die Taktregenerierschaltung DPLL ist vorzugsweise als digitaler Phasenregelkreis realisiert. Eine mögliche Ausführungsform kann der deutschen Offenlegungsschrift DE-32 34 576 A1 entnommen werden.

Ausgangsseitig der Übertragungseinheit ist ein abgehender Datenstrom DAO und ein Lesetakt FO vorgesehen, der der Datenübertragungsraten des abgehenden Datenstroms DAO entspricht und der der Schalteinheit SE zum Lesen der Daten aus dem Pufferspeicher PS zugeführt wird. Erzeugt wird der Lesetakt FO in einem weiteren Phasenregelkreis, der aus dem Schleifenfilter LP, dem gesteuerten Oszillator V und dem in der Schalteinheit SE enthaltenen Phasendiskriminator PD besteht. Weiterführende Angaben über diesen Phasenregelkreis können beispielsweise den Druckschriften EP-0 572 367 A1 und EP-0 204 894 B1 entnommen werden.

Wegen der auf der Empfangsseite der Übertragungseinheit geforderten hohen Jitterverträglichkeit weist der Phasenregelkreis der Taktregenerierschaltung DPLL eine geringe Güte (U. Tietze und Ch. Schenk, "Halbleiterschaltungstechnik", Springer Verlag, 6. Auflage, Seite 22) auf, womit der Schreibtakt FI mit dem glei-

chen Jitter behaftet ist, wie der kommende Datenstrom DAI. Somit werden die Daten des kommenden Datenstroms DAI fehlerfrei in den Pufferspeicher PS der Schalteinheit SE gelesen.

Am Ausgang der Übertragungseinheit sind die mit dem Lesetakt FO aus dem Pufferspeicher PS gelesenen Daten im gehenden Datenstrom DAO zusammen mit dem Lesetakt FO verfügbar. Der Lesetakt FO ist dabei entsprechend der für diesen Phasenregelkreis gewählten Güte jitterfrei.

Wie erwähnt, besteht die Taktregenerierschaltung DPLL vorzugsweise aus einem digitalen Phasenregelkreis, der allerdings eine externe Referenzfrequenz benötigt. Somit weist die bekannte Übertragungseinheit insgesamt zwei Phasenregelkreise und zwei Oszillatoren auf, was erhebliche Kosten und einen entsprechenden Platzbedarf bei der Schaltungsrealisierung der Übertragungseinheit hervorruft.

In Fig. 2 ist die erfindungsgemäße Übertragungseinheit dargestellt, die sich von der in Fig. 1 dargestellten bekannten Übertragungseinheit dadurch unterscheidet, dass als Referenzfrequenz für die Taktregenerierschaltung DPLL der Lesetakt FO des Oszillators V verwendet wird. Damit ist der in der bekannten Lehre gemäß den Erläuterungen zu Fig. 1 verwendete Festwertoszillator OSZ nicht mehr notwendig, was zu entsprechenden Kosteneinsparungen durch den kleineren notwendigen Schaltungsaufwand für die gesamte Übertragungseinheit führt, denn für eine Gesamtintegration der Schaltung der Übertragungseinheit ist eine kleinere Schaltungsfläche notwendig.

Durch die Rückführung des Lesetaktes FO in die eingangsseitige Taktregenerierschaltung DPLL entstehen zwei ineinander verschachtelte Regelsysteme, die bei ungünstiger Wahl ihrer Parameter instabil sein können. Ist die Zeitkonstante (U. Tietze und Ch. Schenk, "Halbleiterschaltungstechnik", Springer Verlage, 6. Auflage, Seiten 11 und 15) des Phasenregelkreises der Taktregenerierschaltung DPLL jedoch wesentlich kleiner als diejenige des ausgangsseitigen Phasenregelkreises, so ist die Übertragungseinheit stabil. Der ausgangsseitige Phasenregelkreis weist somit eine höhere Güte auf als der Phasenregelkreis der Taktregenerierschaltung DPLL.

Fig. 3. zeigt eine weitere Ausführungsform der erfindungsgemäßen Übertragungseinheit. Bei dieser ist der Lesetakt FO zur Bildung des abgehenden Datenstroms DAO auf einen vorgegebenen Frequenzwert festgelegt, der direkt vom Oszillator V stammt, der in dieser Ausführungsform ein Festwertoszillator ist. Ausgangsseitig ist diese Übertragungseinheit bezüglich der Übertragungsfrequenz starr, da keine Regelung des Oszillators V vorgenommen wird. In dieser Ausführungsform der Übertragungseinheit ist demzufolge weder ein Phasendiskriminator PD (Fig. 2) in der Schalteinheit SE noch ein Schleifenfilter LP (Fig. 2) notwendig.

Eingangsseitig bleibt die genaue Nachbildung eines Schreibtaktes FI, wie bereits anhand Fig. 2 erläutert, zum Einlesen des ankommenden Datenstroms DAI in

den Pufferspeicher PS der Schalteinheit SE erhalten. Als Referenzfrequenz wird auch in dieser Ausführungsform der Lesetakt FO des Oszillators V verwendet.

Die in Fig. 3 dargestellte Schaltungsanordnung

- 5 kann in einem bekannten PDH-(Plesiochronous Digital Hierarchy)-Multiplexer verwendet werden, bei dem die ankommenden Daten in einen rahmenstrukturierten abgehenden Datenstrom verpackt werden. Die Übertragungsraten des abgehenden Datenstromes ist daher geringfügig höher als diejenige des ankommenden Datenstromes. Frei werdende Bits werden mit sogenannten "leeren" Stopfbits aufgefüllt.
- 10

Patentansprüche

- 15
- 1. Verfahren zum Austauschen von Daten zwischen zwei Kommunikationseinheiten über eine Übertragungseinheit, die eine Taktregenerierschaltung (DPLL), einen Oszillator (V) und eine Schalteinheit (SE) mit einem Pufferspeicher (PS) aufweist, die mit einem ankommenden Datenstrom (DAI) und einem abgehenden Datenstrom (DAO) verbunden ist, wobei das Verfahren darin besteht,
- 20
- 2. dass mit Hilfe der Taktregenerierschaltung (DPLL) aus dem ankommenden Datenstrom (DAI) ein Schreibtakt (FI) zum Einlesen von Daten des ankommenden Datenstroms (DAI) in den Pufferspeicher (PS) erzeugt wird,
- 25
- 3. dass mit Hilfe des Oszillators (V) ein Lesetakt (FO) zum Lesen der im Pufferspeicher (PS) gespeicherten Daten zur Bildung des abgehenden Datenstroms (DAO) erzeugt wird und
- 30
- 4. dass der Lesetakt (FO) zudem als Referenzfrequenz in der Taktregenerierschaltung (DPLL) verwendet wird.
- 35
- 5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Taktregenerierschaltung (DPLL) ein digitaler Phasenregelkreis ist.
- 40
- 6. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Lesetakt (FO) zum Lesen der Daten des Pufferspeichers (PS) in einem weiteren Phasenregelkreis, bestehend aus einem in der Schalteinheit (SE) enthaltenen Phasendiskriminatoren (PD), einem Schleifenfilter (LP) und dem Oszillator (V), erzeugt wird.
- 45
- 7. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass der digitale Phasenregelkreis der Taktregenerierschaltung (DPLL) eine Zeitkonstante aufweist, die verglichen mit derjenigen des weiteren Phasenregelkreises wesentlich kleiner ist.
- 50
- 8. Schaltungsanordnung zum Austauschen von Daten zwischen zwei Kommunikationseinheiten, bestehend aus einer Schalteinheit (SE) mit einem Pufferspeicher (PS), einer Taktregenerierschaltung (DPLL) und einem Oszillator (V), wobei die Takt-
- 55

generierschaltung (DPLL) und die Schalteinheit (SE) mit einem ankommenden Datenstrom (DAI) und letztere zudem mit einem im Oszillator (V) erzeugten Lesetakt (FO) beaufschlagt sind, der zusammen mit einem durch die Schalteinheit (SE) abgegebenen abgehenden Datenstrom (DAO) 5
Ein-gangssignale der empfangenden Kommunikations-einheit bildet, dadurch gekennzeichnet, dass die Taktregenerierschaltung (DPLL) mit dem Lesetakt (FO) beaufschlagt ist.

10

6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, dass die Taktregenerierschaltung (DPLL) ein digitaler Phasenregelkreis ist.

15

7. Schaltungsanordnung nach Anspruch 5 oder 6, dadurch gekennzeichnet, dass ein weiterer Phasenregelkreis vorgesehen ist, der aus einem in der Schalteinheit (SE) enthaltenen Phasendiskriminator (PD), einem Schleifenfilter (LP) und dem Oszil-lator (V) besteht, wobei der Ausgang des in der Schalteinheit (SE) enthaltenen Phasendiskrimina-tors (PD) über das Schleifenfilter (LP) mit dem Oszil-lator (V) verbunden ist.

20

8. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, dass der digitale Phasenregel-kreis der Taktregenerierschaltung (DPLL) eine Zeit-konstante aufweist, die verglichen mit derjenigen des weiteren Phasenregelkreises wesentlich kleiner 30
ist.

25

35

40

45

50

55




Fig. 1




Fig. 2




Fig. 3



Europäisches
Patentamt

EUROPÄISCHER RECHERCHENBERICHT

Nummer der Anmeldung
EP 95 11 6784

EINSCHLÄGIGE DOKUMENTE			
Kategorie	Kennzeichnung des Dokuments mit Angabe, soweit erforderlich, der maßgeblichen Teile	Betrift Anspruch	KLASSIFIKATION DER ANMELDUNG (Int.Cl.6)
A	EP-A-0 435 383 (PHILIPS) 3.Juli 1991 * Spalte 1, Zeile 1 - Spalte 2, Zeile 6; Abbildung 2 *	1,2,5,6	H04J3/06
A	EP-A-0 067 971 (LICENTIA) 29.Dezember 1982 * Seite 3, Zeile 34 - Seite 4, Zeile 2; Abbildung 3 *	1,3,5,7	
A	PATENT ABSTRACTS OF JAPAN vol. 17 no. 19 (E-1306) ,13.Januar 1993 & JP-A-04 246939 (NEC) 2.September 1992, * Zusammenfassung *	1,5	

			RECHERCHIERTE SACHGEBiete (Int.Cl.6)
			H04J
<p>Der vorliegende Recherchenbericht wurde für alle Patentansprüche erstellt</p>			
Rechercheort DEN HAAG	Abschlußdatum der Recherche 15.März 1996	Prüfer Pieper, T	
KATEGORIE DER GENANNTEN DOKUMENTE		<p>T : der Erfindung zugrunde liegende Theorien oder Grundsätze E : älteres Patentdokument, das jedoch erst am oder nach dem Anmeldedatum veröffentlicht worden ist D : in der Anmeldung angeführtes Dokument L : aus anderen Gründen angeführtes Dokument & : Mitglied der gleichen Patentfamilie, übereinstimmendes Dokument</p>	
<small>EPO FORM 1500.03.12 (P400)</small>			

**This Page is Inserted by IFW Indexing and Scanning
Operations and is not part of the Official Record**

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- BLACK BORDERS**
- IMAGE CUT OFF AT TOP, BOTTOM OR SIDES**
- FADED TEXT OR DRAWING**
- BLURRED OR ILLEGIBLE TEXT OR DRAWING**
- SKEWED/SLANTED IMAGES**
- COLOR OR BLACK AND WHITE PHOTOGRAPHS**
- GRAY SCALE DOCUMENTS**
- LINES OR MARKS ON ORIGINAL DOCUMENT**
- REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY**
- OTHER: _____**

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.